Entwicklung von FPGA-beschleunigten Cloud-Anwendungen mit SDAccel: Theory

Beschreibung

Dieser Kurs richtet sich an alle, die leidenschaftlich lernen möchten, wie man FPGA-beschleunigte Anwendungen mit SDAccel entwickelt!

Wir treten in eine Ära ein, in der der technologische Fortschritt zu Paradigmenwechseln im Computer führt!
Als Kompromiss zwischen den beiden extremen Eigenschaften von GPP und ASIC finden wir ein neues Konzept, eine neue Idee des Rechnens… das rekonfigurierbare Rechnen, das die Vorteile der beiden vorherigen Welten kombiniert. In diesem Zusammenhang können wir sagen, dass rekonfigurierbares Computing weitreichende und allgegenwärtige Auswirkungen auf das menschliche Leben haben wird. Daher ist es an der Zeit, dass wir uns darauf konzentrieren, wie rekonfigurierbare Computer- und rekonfigurierbare Systemdesign-Techniken zum Erstellen von Anwendungen verwendet werden sollen.

Einerseits kann rekonfigurierbares Computing eine bessere Leistung in Bezug auf eine Softwareimplementierung aufweisen, dies muss jedoch in Bezug auf die Zeit für die Implementierung bezahlt werden. Auf der anderen Seite kann ein rekonfigurierbares Gerät zum Entwerfen eines Systems verwendet werden, ohne dass im Vergleich zu einer vollständigen benutzerdefinierten Lösung dieselbe Entwurfszeit und -komplexität erforderlich ist, die jedoch hinsichtlich der Leistung übertroffen wird.
In diesem Zusammenhang bieten die Xilinx SDx-Tools, einschließlich der SDAccel-Umgebung, der SDSoC-Umgebung und Vivado HLS, eine sofort einsatzbereite Erfahrung für Systemprogrammierer, die Elemente einer Softwareanwendung partitionieren möchten, um sie in einem FPGA-basierten System auszuführen Hardware-Element, und diese Hardware funktioniert nahtlos mit dem Rest der Anwendung, die auf einem Prozessor oder einem eingebetteten Prozessor ausgeführt wird.

Die sofort einsatzbereite Erfahrung bietet interessante und, sagen wir, „gut genug“ Ergebnisse für viele Anwendungen.
Dies trifft jedoch möglicherweise nicht auf Sie zu. Möglicherweise suchen Sie nach einer besseren Leistung, einem besseren Datendurchsatz, einer geringeren Latenz oder einer Reduzierung des Ressourcenverbrauchs. Dieser Kurs konzentriert sich genau darauf. Nachdem wir Ihnen die FPGAs vorgestellt haben, werden wir uns eingehender mit der Verwendung von Xilinx SDAccel befassen und Ihnen Arbeitsbeispiele zur Optimierung der Hardwarelogik geben, um das Beste aus Ihren Hardwareimplementierungen herauszuholen. In diesem Fall können bestimmte Attribute, Anweisungen oder Pragmas verwendet werden, um die Kompilierung und Synthese des Hardwarekerns zu steuern oder um die Funktion des Data Movers zu optimieren, der zwischen dem Prozessor und der Hardwarelogik arbeitet.
Darüber hinaus konzentrieren wir uns in diesem Kurs auf verteilte, heterogene Infrastrukturen und zeigen, wie Sie Ihre Lösungen mithilfe der Amazon EC2 F1-Instanzen zum Leben erwecken können.