VLSI CAD Teil II: Layout | Das Universitätsnetzwerk

Beschreibung

Sie sollten den Kurs „VLSI CAD Teil I: Logik“ abschließen, bevor Sie mit diesem Kurs beginnen.

Ein moderner VLSI-Chip ist ein bemerkenswert komplexes Biest: Milliarden von Transistoren, Millionen von Logikgattern, die zur Berechnung und Steuerung eingesetzt werden, große Speicherblöcke, eingebettete Blöcke vorgefertigter Funktionen, die von Dritten entwickelt wurden (sogenannte „geistiges Eigentum“ oder IP-Blöcke). . Wie schaffen es Menschen, diese komplizierten Chips zu entwerfen? Antwort: Eine Reihe von CAD-Tools (Computer Aided Design) nimmt eine abstrakte Beschreibung des Chips und verfeinert sie schrittweise zu einem endgültigen Design. Dieser Kurs konzentriert sich auf die wichtigsten Designwerkzeuge, die bei der Erstellung eines anwendungsspezifischen integrierten Schaltkreises (ASIC) oder eines System-on-Chip-Designs (SoC) verwendet werden. Unser Fokus in diesem Teil des Kurses liegt auf den wichtigsten logischen und geometrischen Darstellungen, die es ermöglichen, die Logik auf das Layout abzubilden und insbesondere das Timing großer Logiknetzwerke zu platzieren, zu leiten und auszuwerten. Unser Ziel ist es, dass die Studierenden verstehen, wie die Tools selbst funktionieren, und zwar auf der Ebene ihrer grundlegenden Algorithmen und Datenstrukturen. Zu den behandelten Themen gehören: Technologie-Mapping, Timing-Analyse sowie ASIC-Platzierung und -Routing.

Empfohlener Hintergrund:
Programmiererfahrung (C, C++, Java, Python, etc.) und Grundkenntnisse über Datenstrukturen und Algorithmen (insbesondere rekursive Algorithmen). Ein Verständnis des grundlegenden digitalen Designs: Boolesche Algebra, Kmaps, Gatter und Flip-Flops, Entwurf endlicher Automaten. Lineare Algebra und Infinitesimalrechnung auf dem Niveau eines Junior- oder Senior-Ingenieurs. Grundkenntnisse über RC-Linearschaltungen (auf dem Niveau eines Einführungskurses in die Physik).